Thiết kế mạch mã hóa nhị phân 4 bit Johnson

BÀI 6: MẠCH ĐẾM VÒNG

3.1 Đếm vòng

Mạch đếm vòng có cấu trúc cơ bản là thanh ghi dịch với ngõ ra tầng sau cùng được đưa về ngõ vào tầng đầu. Hình dưới là mạch đếm vòng 4 bit dùng FF D. 

Hình 3.3.22 Mạch đếm vòng 4 bit

Nhưng để ý rằng, khi mới bật nguồn cho mạch đếm chạy, ta không biết bit 1 nằm ở ngõ ra của tầng nào. Do đó, cần phải xác lập dữ liệu dịch chuyển ban đầu cho bộ đếm. Ta có thể dùng ngõ Pr và Cl để làm, như  là đã từng dùng để đặt số đếm cho các mạch đếm khác đã nói ở trước, giả sử trạng thái ban đầu là 1000 vậy ta có thể reset tầng FF 3 để đặt Q3 mức 1, các tầng khác thì xoá bằng clear. Có thể dùng mạch tạo xung để nạp dữ liệu ban đầu như sau :

Hình 3.3.23 Mạch nạp số ban đầu cho mạch đếm vòng

Giả sử ban đầu chỉ cho D0 = 1, các ngõ vào tầng FF khác là 0. Bây giờ cấp xung ck đồng bộ khi ck lên cao, dữ liệu 1000 được dịch sang phải 1 tầng do đó Q0 = 1, các ngõ ra khác là 0. Tiếp tục cho ck xuống thấp lần nữa, Q1 sẽ lên 1, các ngõ ra khác là 0. Như vậy sau 4 nhịp xung ck thì Q3 lên 1 và đưa về làm D0 = 1. mạch đã thực hiện xong 1 chu trình. Trạng thái các ngõ ra của mạch như hình sau:

Hình 3.3.24 Dạng sóng minh hoạ mạch đếm vòng

Hình trên cho thấy rằng, dạng sóng các ngõ ra là sóng vuông, dịch vòng quanh, chu kì như nhau nhưng lệch nhau đúng 1 chu kì xung vào Ck. Số đếm ra là 1, 2, 4, 8 không phải là số xung vào [như bảng trạng thái đếm phía dưới]

3.2 Đếm Johnson [đếm vòng xoắn]

Hình 3.3.25 Mạch đếm vòng xoắn

Ta có thể nạp trạng thái ban đầu cho mạch là 1000 bằng cách sử dụng ngõ Pr và Cl giống như ở trên. Dạng sóng các ngõ ra cũng giống như trên, hơn thế nữa, nó còn đối xứng giữa mức thấp với mức cao trong từng chu kì

Hình 3.3.26 Dạng sóng mạch đếm vòng xoắn

BÀI 5: MẠCH ĐẾM ĐỒNG BỘ

Ở phần trước ta đã biết rằng những mạch đếm không đồng bộ khi có nhiều tầng FF sẽ tích luỹ nhiều trì hoãn truyền của mỗi tầng làm cho nó lớn hơn cả chu kì đếm xung khiến toàn mạch có thể hoạt động sai logic nhất là khi hoạt động ở tần số cao. Như ở mạch đếm bốn bit chia 2 đã nói ở trước : khi số đếm tăng từ 1110 lên 1111 chỉ cần chờ ngõ ra của FF 0 thay đổi nên chỉ mất 1tD. Khi số đếm tăng từ 1011 lên 1100 đòi hỏi ba FF chuyển mạch liên tiếp nên sẽ phải mất 3tD. Trường hợp nữa khi số đếm tự động reset về 0000 thì cả 4 FF đều chuyển trạng thái do đó trì hoãn truyền sẽ là 4tD. Có thể khắc phục những giới hạn này bằng việc sử dụng bộ đếm đồng bộ hay còn gọi là bộ đếm song song bởi vì tất cả các tầng đều được kích bởi cùng một xung nhịp Ck đầu vào. Khi đó các FF chuyển mạch cùng một lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của một FF bất kể số tầng. Để đảm bảo hoạt động đúng, một số cổng logic được thêm vào để khống chế ngõ vào J, K [T]. Trước hết là mạch đếm chia 16.

2.1 Đếm lên chia 16

Nối dây như thế nào ...?

Hình 3.3.16 Mạch đếm lên đồng bộ mod 16

Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào.

Cũng cần lưu ý là ở đây ta xây dựng mạch đếm lên mod 16 với 4 FF JK có xung Ck tác động cạnh xuống. Ta cũng có thể làm mạch tương tư, với xung ck tác động cạnh lên hay sử dụng FF T thay cho FF JK.

Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1[J, K được nối chung với nhau và được coi như là ngõ chung T]. Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối  như  thế nào

- Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống [mức cao].

- Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1

- Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này

- Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này

Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao.

    T0 = 1

    T1 = Q0

    T2 = Q1.Q2

    T3 = Q0.Q1.Q2

và từ đây mạch được kết nối với hai cổng And được thêm vào

Hình 3.3.17 Mạch đếm lên đồng bộ mod 16

Trì hoãn truyền của mạch đếm sẽ bằng trì hoãn truyền qua một FF cộng với trì hoãn truyền qua các cổng and. Với mạch đếm đã khảo sát ở trên số tầng là n = 4, số cổng and phải dùng thêm là n – 2 = 2  nhưng thời gian cũng chỉ trì hoãn trên một cổng and thôi nên trì hoãn truyền tổng cộng là :

        tD = tD[FF] + tD[and]

Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ. Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF và mạch phải hoạt động ở tần số cao. Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn

Ví dụ :

Hãy xem tần số hoạt động lớn nhất của mạch trên [fmax] khi tD[FF] = 50ns, tD[and] = 20ns và so sánh nó với fmax của mạch đếm không đồng bộ cùng số bit

Ta có trì hoãn truyền tổng cộng của mạch là tD = 50 + 20 = 70[ns]. Chu kì xung nhịp ck đầu vào Tck phải lớn hơn 70 ns này do đó

        fmax = 1/70ns = 14,3MHz

Bây giờ với bộ đếm mod 16 không đồng bộ

        fmax = ¼.50ns = 5MHz

Như vậy rõ ràng bộ đếm song song hoạt động được ở tần số cao hơn hẳn

Bây giờ giả sử cần làm mạch mod 32 từ mod 16, thì ta sẽ phải mắc thêm 1 tầng FF thứ 5. Trì hoãn truyền của đếm song song sẽ vẫn là 70ns suy ra fmax = 14,3MHz. Còn với bộ đếm không đồng bộ thì do có thêm 1 tầng nên fmax = 1/5.50ns = 4MHz, tần số này bị giảm hẳn đi.

Ở hình 3.3.17 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15.

  Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1[up] đếm lên, K = 0[down] đếm xuống. Mạch được xây dựng như hình sau [lưu ý xung ck tác động cạnh lên]

Hình 3.3.18 Mạch đếm đồng bộ lên hay xuống

2.3 Đếm đồng bộ không theo hệ nhị phân

Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2n [m